Ontwerpproces van digitale hardware niet gemakkelijk te bestuderen
Het ontwerpproces van digitale hardware wordt tot nu toe beheerst door enkele grote fabrikanten die de techniek verzorgen (en dit graag geheim houden). Dit leidt ertoe dat studenten trucjes moeten leren om met deze specifieke techniek om te gaan. Daardoor missen zij het doorgronden van de essentie van het ontwerp. Daarnaast wordt het leerproces vertroebeld door veel randzaken waardoor studenten onnodig vertraagd worden of zelfs gefrustreerd afhaken. Deze randzaken komen voort uit het gesloten ontwerpproces dat gericht is op een industriële setting; het is daardoor niet geschikt voor het onderwijs. Het doel van dit project was om studenten geleidelijk inzicht te geven in de verschillende aspecten van het digitale hardware ontwerpproces door middel van een webbased (leer)omgeving.
Bouw van de webbased (leer)omgeving
De programmatuur van de webbased (leer)omgeving is ontwikkeld door het team van drie ontwikkelaars. De focus lag eerst op het voltooien van de basisfunctionaliteit, vervolgens is deze uitgebreid met de ‘should haves’ uit het projectvoorstel.
De programmatuur is ontwikkeld op het GitHub-platform waar de sourcecode openbaar is. Er is gebruikt gemaakt van andere opensourceprojecten zoals Yosys, Nextpnr, YoWasm en digital JS. Ook is de populaire ontwikkelomgeving Visual Studio Code gebruikt als basis waarop extensies ontwikkeld zijn, om goede aansluiting te vinden bij de opensourcecommunity.
Een van de grootste uitdagingen was om de al beschikbare software tot een geheel te smeden. De gebruikte tools, zoals Yosys en Nextpnr zijn in ontwikkeling, maar ook voor de compilers zelf worden regelmatig updates uitgebracht. Al deze verschillende tools en versies ervan bundelen tot een geheel bleek een uitdaging. Er is voor gekozen om sommige versies van tools te bevriezen en niet te updaten met iedere kleine update. Een grote update van tools zou een grote tijdinvestering zijn geweest.
Gebruik van en ervaringen met de webbased (leer)omgeving
De komende periode (2023) wordt de ontwikkelde omgeving ingezet in het vak Embedded Computer Architecturen. Studenten kunnen dan de keuze maken om de omgeving te gebruiken in plaats van de omgeving die door de fabrikanten geleverd wordt.
Een belemmering voor het inzetten van het project is dat de standaard invoertaal alleen nog maar Verilog is. Sommige docenten gebruiken in hun vak de taal: VHDL. Deze taal wordt nog niet volledig ondersteund, waardoor docenten wat voorzichtiger zullen zijn om de innovatie te gebruiken.
Andere docenten kunnen de innovatie prima naast hun bestaande methode inzetten om zo proef te draaien. Zo kunnen zij studenten een alternatieve ontwikkelomgeving aanbieden zonder dat er een verplichting aan zit. Studenten die affiniteit hebben met de opensourcewereld zullen hier eerder mee in zee gaan en zo kan de docent zelf ook ervaring opdoen.
Relevantie publicaties
- Shah, D., Hung, E., Wolf, C., Bazanski, S., Gisselquist, D., & Miodrag Milanović, M. (2019). Yosys+nextpnr: an Open Source Framework from Verilog to Bitstream for Commercial FPGAs. CoRR.
Comenius Teaching Fellowship 2021
